یک سلول تمام جمع کننده سه مقداری جدید در مدجریان جهت کاهش تاخیر و حجم سخت افزار مبتنی بر فناوری ترانزیستورهای نانو لوله کربنی

مدارات حسابی از مهمترین اجزاء سیستم های دیجیتال و VLSIهستند که می توان به کمک آنها عملیات حسابی از جمله جمع، تفریق، ضرب، تقسیم، لگاریتم و غیره را انجام داد. در این مدارات پارامترهای تاخیر،توان مصرفی وPDP (حاصل ضرب توان مصرفی در تاخیر) و مساحت انها بسیار حائز اهمیت بوده و همواره محققان و طراحان به دنبال روش هایی برای بهبود این پارامترها هستند. از آنجایی که جمع یکی از عملیات اصلی حساب به شمار می آید و می توان سایر عملیات را نیز با استفاده از جمع کننده ها پیاده سازی کرد، در نتیجه بهبود مدارهای تمام جمع کننده از اهمیت بسزایی برخوردار است.منطق چند مقداری (MVL) به طور بالقوه می تواند باعث افزایش کارایی مدارهای حسابی و پردازنده های سیگنال دیجیتال شود. منطق سه مقداری را می توان به عنوان راه حلی برای مشکل سرعت، توان مصرفی و پیچیدگی ارتباطات داخلی در سیستم های باینری مطرح کرد.در این مقاله با بهره گیری از منطق سه مقداری در مد جریان یک مدار تمام جمع کننده مبتنی بر تکنولوژی ترانزیستورهای نانولوله کربنی ارائه گردیده است. مدار پیشنهادی توسط نرم افزار HSPICE و با تکنولوژی 32nm CNFET شبیه سازی شده و در نهایت نتایج بدست آمده با چندین مدار دیگر مقایسه و در جداولی ثبت شده اند.