کاهش سخت افزار و توان نویز کوانتیزه در مدولاتورهای دلتا-سیگمای دیجیتال و پیاده سازی توسط زبان توصیف سخت افزار VHDL

در این مقاله یک ساختار جدید برای مدولاتور دلتا-سیگمای دیجیتال پیشنهاد شده است، که علاوه بر کاهش سخت افزار مبتنی بر روش تودرتو، سطح توان نویز کوانتیزه خروجی و شاخک های موجود در آن نسبت به معماری های قبلی کاهش یافته است. به منظور کاهش تاخیر مدار، توان مصرفی و افزایش فرکانس بیشینه از جمع کننده های پایپلاین و پرش رقم نقلی استفاده شده است. شبیه سازی ساختار پیشنهادی نشان می دهد که نویز کوانتیزه dB 15 نسبت به معماری مرسوم کاهش می یابد. همچنین نتایج پیاده سازی دیجیتال کاهش 20 % سخت افزار، 15 % توان مصرفی و افزایش 3 برابری فرکانس کاری بیشینه را گزارش می دهد.