کاهش توان مصرفی سلول حافظه SRAM شش ترانزیستوری
محل انتشار: سومین کنفرانس ملی مهندسی برق و کامپیوتر
سال انتشار: 1398
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 557
فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCELEC03_039
تاریخ نمایه سازی: 14 فروردین 1399
چکیده مقاله:
حافظه SRAM مهم ترین بخش مدارات دیجیتال هستند که بخش زیادی از سیستم های روی تراشه را به خود اختصاص می دهند. بنابراین کاهش توان مصرفی حافظه منجر به کاهش توان کل تراشه خواهد شد. در این مقاله با بهره بردن از ترانزیستورهای با وهتاژ آستانه بزرگ جریان نشتی سلول حافظه SRAM را کاهش داد و نتایج شبیه سازی کاهش 56 % و%33 را برای توان نوشتن و توان استاتیکی را نسبت به ساختار معمول حافظه SRAM نشان می دهد. همچنین کلیه شبیه سازی ها تحت نرم افزار Cadence و تکنولوژی فایل 180 نانومتر CMOS صورت پذیرفته است.
کلیدواژه ها:
نویسندگان
محمد حسین کریمی
آزمایشگاه میکرو الکترونیک و میکرو سنسور دانشکده مهندسی برق و کامپیوتردانشگاه تبریز