A Novel Low-Power FPGA-based 1-1 MASH ΔΣ Time-to-Digital Converter Employing one Counter for both Stages
سال انتشار: 1398
نوع سند: مقاله ژورنالی
زبان: انگلیسی
مشاهده: 238
فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_JECEI-7-2_005
تاریخ نمایه سازی: 5 آذر 1399
چکیده مقاله:
-
کلیدواژه ها:
Delta-sigma modulation ، Gated Switched-Ring Oscillator (GSRO) ، Multi-stage-noise-shaping (MASH) ، Oversampling ، Voltage-Controlled Oscillator (VCO)
نویسندگان
- -
Department of Electrical Engineering, Mahshahr Branch, Islamic Azad University, Mahshahr, Iran.
- -
Department of Electrical Engineering, Mahshahr Branch, Islamic Azad University, Mahshahr, Iran.|Department of Electrical Engineering, Faculty of Engineering, Shahid Chamran University of Ahvaz, Ahvaz, Iran.
- -
Department of Electrical Engineering, Mahshahr Branch, Islamic Azad University, Mahshahr, Iran.|Department of Electrical Engineering, Faculty of Engineering, Shahid Chamran University of Ahvaz, Ahvaz, Iran.
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :