طراحی مبنای ٣ مدار تمام جمع کننده مد جریان دو جهته

سال انتشار: 1384
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,166

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ACCSI11_010

تاریخ نمایه سازی: 5 آذر 1390

چکیده مقاله:

هدف اصلی این مقاله طراحی جدیدی از مدار تمام جمع کننده دو جهته مد جریان در مبنای ٣ می باشد. جهت بهبود کارایی مدار، نوع جدیدی از مدار تشخیص آستانه مد ولتاژ پیشنهاد داده می شود که از آن به جای مدار تشخیص آستانه مد جریان استفاده شده است. با استفاده از طراحی مبنای ٣، تغییرات منطقی ارقام برای سیگنال جمع میانی ١ و رقم نقلی ٢ تمام جمع کننده، در دامنه { ١و ٠و ١- خواهد بود. طراحی جدید مدار تشخیص آستانه بعلاوه استفاده از مبنای ٣ و همچنین کاهش تعداد ترانزیستورهای مصرف شده ، سرعت را در مدار تمام جمع کننده افزایش می دهد و در نهایت کارایی مدار افزایش خواهد یافت. نتایج حاصل شده به وسیله شبیه سازی توسط نرم افزارHspice به دست آمده است.

کلیدواژه ها:

نویسندگان

کیوان ناوی

دانشکده مهندسی برق و کامپیوتردانشگاه شهید بهشتی

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Sung-Mo (Steve) Kang, and Yusuf Leblebici, CMOS Digital _ _ ...
  • Wai Kai Chen, The VLSI Hand Book, IEEE Press 2000. ...
  • Temel T., Current-mode CMOS Design of Multi-valued Logic Circuit. Ph.D ...
  • Temel T., and A. Morgul, Implementation of Multi valued Logic ...
  • M. Honda, M. Kameyama, and T. Higuchi, Residue arithmetic based ...
  • S. Kawahito, M. Kameyama, and T. Higuchi, H. Yamada, A ...
  • Aviezienis Signed Digit Number Representation for Fast parallel Arithmetic. IRE ...
  • Alejandro F., GonzaHlez, and Pinaki Mazumder, Redundant arithmetic, algorithms and ...
  • B. Parhami, Generalized signed-digit number systems: _ unifying framework for ...
  • Addition and Related Operations with Threshold Logic, IEEE TRAN SACTIONS ...
  • K.Navi, A. Kazeminejad, and D.Etiemble Performance of CMOS Current Mode ...
  • D. A. Freitas and K.W. Current, CMOS curret ...
  • comparator circuit _ Electron. Lett., 1983, 19, pp. 695-697. ...
  • S. Kawahito, Y. Mitsui, and T. Nakamura, VLSI-oriented multiple-valued current-mode ...
  • D. Etiemble and K. Navi, Algorithms and Multivalued Circuits for ...
  • نمایش کامل مراجع