High speed Radix-۴ Booth scheme in CNTFET technology for high performance parallel multipliers

سال انتشار: 1398
نوع سند: مقاله ژورنالی
زبان: انگلیسی
مشاهده: 148

فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_IJND-10-3_006

تاریخ نمایه سازی: 17 خرداد 1401

چکیده مقاله:

A novel and robust scheme for radix-۴ Booth scheme implemented in Carbon Nanotube Field-Effect Transistor (CNTFET) technology has been presented in this paper. The main advantage of the proposed scheme is its improved speed performance compared with previous designs. With the help of modifications applied to the encoder section using Pass Transistor Logic (PTL), the corresponding capacitances of middle stages have been reduced considerably. As a result, total transistor count along with power consumption has been decreased illustrating the other advantages of the designed structure. For evaluation of correct functionality, simulations using CNTFET ۳۲nm standard process have been performed for the designed scheme which depict the latency of ۱۹۵ps for critical path. Meanwhile, comparison with previous works using the Power Delay Product (PDP) criteria demonstrates the superiority of the proposed structure suggesting that our circuitry can be widely utilized for high speed parallel multiplier design.

نویسندگان

Ali Rahnamaei

Department of Electrical Engineering, Rasht Branch, Islamic Azad University, Rasht, Iran.

Gholamreza Zare Fatin

Department of Electrical and Computer Engineering, University of Mohaghegh Ardabili, Ardabil, Iran.

Abdollah Eskandarian

Department of Electrical Engineering, Rasht Branch, Islamic Azad University, Rasht, Iran.

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Liu C., Cheng H., (۲۰۱۳), Carbon nanotubes: controlled growth and ...
  • Iijima S., (۱۹۹۱), Helical microtubules of graphitic carbon. Nature. ۳۵۴: ...
  • Dresselhaus M. S., Dresselhaus G., Saito R., (۱۹۹۵), Physics of ...
  • Avouris P., Afzali A., Appenzeller J., Chen J., Freitag M., ...
  • Franklin A. D., (۲۰۱۳), Electronics: The road to carbon nanotube ...
  • Sedaghat M., Salimi M., (۲۰۱۵), Evaluation and comparison of CMOS ...
  • Moaiyeri M. H., Rahi A., Sharifi F., Navi K., (۲۰۱۷), ...
  • Parhami B., (۲۰۰۰), Computer Arithmetic. Oxford Press ...
  • Parhi K., (۱۹۹۹), VLSI Digital Signal Processing Systems: Design and ...
  • Ohkubo N., Suzuki M., Shinbo T., Yamanaka T., Shimizu A., ...
  • Aliparast P., Koozehkanani Z. D., Nazari F., (۲۰۱۳), An ultra ...
  • Kuang S.-R., Wang J.-P., Guo C.-Y., (۲۰۰۹), Modified booth multipliers ...
  • Rajput R., Swamy M. N., (۲۰۱۲), High speed modified booth ...
  • Fathi A., Azizian S., Fathi R., Tamar H. G., (۲۰۱۲), ...
  • Fathi A., Azizian S., Hadidi Kh., Khoei A., (۲۰۱۲), Ultra ...
  • Kumre L., Somkuwar A., Agnihotri G., (۲۰۱۳), Implementation of radix ...
  • Nagamani A. N., Nikhil R., Nagaraj M., Agrawal V. K., ...
  • Liu W., Qian L., Wang Ch., Jiang H., Han J., ...
  • Rahnamaei A., Zare Fatin Gh., Eskandarian A., (۲۰۱۹), Design of ...
  • Rafiquzzaman M., (۲۰۰۵), Fundamentals of Digital Logic and Microcomputer Design. ...
  • Booth A., (۱۹۵۱), A signed binary multiplication technique. The Quarterly ...
  • Karatsuba A., Ofman Y., (۱۹۶۲), Multiplication of many-digital numbers by ...
  • Wallace C. S., (۱۹۶۴), A suggestion for a fast multiplier. ...
  • Dadda L., (۱۹۶۵), Some schemes for parallel multipliers. Alta Frcquetiza. ...
  • Fathi A., Azizian S., Hadidi Kh., Khoei A., Chegeni A., ...
  • Fathi A., Azizian S., Hadidi Kh., Khoei A., (۲۰۱۲), A ...
  • Elmore W. C., (۱۹۴۸), The transient analysis of damped linear ...
  • Fathi A., Khoei A., Mousazadeh M., (۲۰۱۹), Generalized method of ...
  • نمایش کامل مراجع