طراحی و ساخت آشکارساز فاز در FPGA
سال انتشار: 1401
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 161
فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ENACONF01_005
تاریخ نمایه سازی: 20 بهمن 1401
چکیده مقاله:
این مقاله طراحی و پیاده سازی یک آشکارساز در FPGA سریع را ارائه می دهد. اندازه گیری فاز از روش آشکارسازی گذر از صفر انجام می شود. تمام اجزای سیستم در بستر دیجیتال انجام می شود. ابزار طراحی Xilinx ISE ۱۲.۴ و Verilog در این طرح استفاده می شود. طرح سه بخش اسالسی دارد، کنترلر مربوط به مبدل آنالوگ به دیجیتال آشکارسازی گذر از صفر و اندازه گیر فازو نتایج با شبیه ساز به دست آمده و همزمان در اسیلوسکوپ نیز نمایش داده شده است.
کلیدواژه ها:
مبدل آنالوگ به دیجیتالADC ، ارایه گیتی برنامه پذیر میدانی FPGA شبیه ساز دیجیتال زمان حقیقی RTDS ، اشکارساز گذر صفر ZCD
نویسندگان
حسین سالارعابدی
گروه مهندسی برق، دانشگاه فنی و حرفه ای، تهران، ایران