شبیه سازی توان پایین یک سلول مدار تمام جمع کننده CMOS یک بیتی

مدار تمام جمع کننده در مدارهای منطقی برای محاسبات دیجیتالی استفاده میشود، سرعت و مصرف توان پارامترهای اساسی در این مدارها است، به همین دلیل پروسه ساخت مدارهای دیجیتال با کاهش مصرف توان و افزایش سرعت در تمام جمع کننده ها تحت تاثیر قرار میگیرد. تمام جمع کننده ی توان پایین بر پایه ی مبدل CMOS قرار داده شده است و با ساختار درختی برای مدارهای محاسباتی با کیفیت بالا به کار میروند. در این مقاله از ساختار شبیه سازی آبشاری استفاده خواهد شد، تا تمام جمع کننده ها را در چنین محیطی بسنجد. مدارهای مطالعه شده از لحاظ بازده انرژی، با استفاده از تکنیک پردازش ۱۸/۰ µm, CMOSبهینه شده اند. به همین خاطر تمام جمع کننده ی پیشنهادی، منطق نوسانی خوب و خروجی های بهینه ای را نشان میدهد.