شبیه سازی محدود کننده جریان خطا (FCL) در سیستمهای قدرت با نرم افزار PSCAD/EMTDC
محل انتشار: شانزدهمین کنفرانس دانشجویی مهندسی برق ایران
سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,963
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE16_404
تاریخ نمایه سازی: 21 تیر 1393
چکیده مقاله:
کاربرد محدود کننده ها در شبکه قدرت مفهومی آشناست که لزوم کاربرد آنها را هنگام برخورد با بارهای بزرگ در جلوگیری از تغییرات مهم و اساسی آشکار می سازد. نیاز به روشهای کنترل و اداره کردن آنها بدون کمترین تلفات در سیستم و محدود کردن جریان خطا توسط یک سطح کنترل پذیر مقدمه ای برای جبران خطای بزرگتر در شبکه می باشد. افزایش جریان خطا تاثیر بسزایی در سیستم داشته و اثرات مکانیکی و خسارات حرارتی به همراه جریان اتصال کوتاه بالا را شامل می شود. راه جلوگیری از این افزایش استفاده از بریکرهای سرعت بالا FCL می باشد. مبنای کار همه FCL ها قانون اهم بوده که، بیشترین امپدانس کمترین جریان را نتیجه می دهد. این مدار می تواند ایمنی و قابلیت اعتماد و کیفیت توان را با محدود کردن جریان در یک سطح پایین، افزایش دهد. در این مقاله به بیان ریاضی میزان بهبود ولتاژ (rrrv) در یک بریکر متصل به محدود کننده جریان خطا (fcl) به عنوان تابعی از مقاومت ظاهری محدود کننده Zfcl و جریان محدود شده وقتی خطا در نزدیکی بار رخ می دهد و شبیه سازی این محدودکننده با استفاده از نرم افزار PSCAD/EMTDC، می پردازیم.
کلیدواژه ها:
نویسندگان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :