طراحی و پیاده سازی فیلتر میان گذر FIR کم توان برای تطبیق داده های زیستی با FPGA

سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,631

فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ELECTRICA01_111

تاریخ نمایه سازی: 11 اردیبهشت 1394

چکیده مقاله:

توالی زیستی پروتئین یا DNA در بیوانفورماتیک بسیار حیاتی است. این مانند تطبیق رشته در متن داده های بیولوژیک است و برای پی بردن به رابطه تکاملی میان مجموعه ای از پروتئین یا توالی DNA استفاده می شود. در این مقاله فیلتر دیجیتال FIR میان گذر با توان مصرفی پایین برای دنباله هایتطبیقی ارائه شده است. این مقاله پیشنهاد می کند که به جای آنکه از جمع کننده ها بصورت موازی استفاده کنیم فیلتر را طوری طراحی کنیم که جمعکننده ها بصورت سری طراحی شود که این مسئله باعث می شود توان مصرفی کاهش یابد. ابتدا برنامه این فیلتر میان گذر توسط نرم افزار MATLAB نوشته شده است و سپس با استفاده از ابزار CONVERTOR HDL کدهای متلب به VHDL تبدیل شده است. فیلتر FIR میان گذر ارائه شده در قطعه FPGA ARTIX-7 XC7A100T پیاده سازی شده و با استفاده از نرم افزار XILINX ISE 14.2 سنتز شده است. مصرف توان با استفاده از آنالیزر Xilinx XPower تجزیه و تحلیل شده است.

کلیدواژه ها:

فیلتر میان گذر FIR ، توالی زیستی ، DNA ، زبان توصیف سخت افزاری سرعت بالا VHDL ، پردازش سیگنال دیجیتال DSP ، ARTIX-7

نویسندگان

رضا شعیبی

گروه برق، - دانشجوی کارشناسی ارشد پردیس علوم و تحقیقات خراسان رضوی، دانشگاه آزاد اسلامی،نیشابور،ایران

ناصر مهرشاد

هیئت علمی دانشیار گروه برق دانشگاه بیرجند

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • G.J. Tortora and Derrickson B.H, Principles of Anatomy and Physiology. ...
  • J. Hein, A new method that simultaneously aligns and recostrucs ...
  • W. Bains, MULT AN: a program to align multiple DNA ...
  • Y. Dandass, S. Burgess, M. Lawrence, and S. Bridges, Accelerating ...
  • Segundo, E.J.N. ; Nedjah, N. ; de Macedo Mourelle, L., ...
  • Tom' _ sMart inek, Matej Lexa, Architecture Model for Approximate ...
  • Y. Chen, B. Schmidt, Douglas L. Maskell, Rec onfigurable Accelerator ...
  • AHMED F. SHALASH, KESHAB K. PARHI 6Power Efficient Folding of ...
  • Shahnam Mirzaei, Anup Hosangadi, Ryan Kastner, FPGA Imp lementation of ...
  • Kousuke TARUMI, Akihiko HYODO, Masanori M UROYAMA, Hiroto YASUURA, A ...
  • Shah, F.A. ; Jamal, H. ; Khan, M.A, Rec onfigurable ...
  • نمایش کامل مراجع