طراحی مدارهای تمام جمع کننده ی جدید برای تکنولوژی ولتاژ زیر آستانه
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 783
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NSOECE01_055
تاریخ نمایه سازی: 1 مهر 1394
چکیده مقاله:
در این مقاله دو ساختار جدید تمام جمع کننده ی تک بیتی ارائه شده است. مدارهای موجود برای بلوک های تمام جمع کننده بررسی و همچنین دو مدار تمام جمع کننده ی طراحی شده با تمام جمع کننده های رایج از نظر تأخیر انتشار ، توان مصرفی، PDP و P2DP در تکنولوژی ولتاژ زیر آستانه مقایسه شده است. نتایج شبیه سازی نرم افزار HSPICE نشان می دهد که تمام جمع کننده های پیشنهادی، نسبت به تمام جمع کننده ی TG به طور قابل توجهی بهبود یافته است. مقایسه ساختارهای تمام جمع کننده در منبع ولتاژ mV260 انجام شده است. یکی از مدارهای تمام جمع کننده ی پیشنهادی دارای 14 ترانزیستور است که در ولتاژهای پایین به خوبی کار می کند، در مقایسه با تمام جمع کننده ی T14 رایج که در ولتاژهای پایین کار نمی کند.
کلیدواژه ها:
نویسندگان
ابراهیم پاک نیت
دانشجوی کارشناسی ارشد مهندسی برق الکترونیک دانشگاه بین المللی امام رضا ع
سیدرضا طالبیان
عضو هیئت علمی دانشگاه بین المللی امام رضا ع
میلاد جلالیان عباس مراد
دانشجوی کارشناسی ارشد مهندسی برق الکترونیک دانشگاه بین المللی امام رضا ع
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :