مکان یابی در آرایه گیت های برنامه پذیر توسط الگوریتم اجتماع ذرات تناوبی

سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 410

فایل این مقاله در 8 صفحه با فرمت PDF و WORD قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

NCTAE01_155

تاریخ نمایه سازی: 11 مرداد 1396

چکیده مقاله:

استفاده از آرایه گیت های قابل برنامه ریزی به صورت نمایی در حال رشد است زیرا در مقایسه با مدارات مجتمع ASIC، زمان طراحی و هزینه های راه اندازی محصولات الکترونیکی کاهش چشمگیری داشته اند. یکی از مراحل اساسی در طراحی، مکان یابی است که آرایش فیزیکی بلوک های منطقی را در آرایه گیت های برنامه پذیر تعیین می کنند. مکان یابی در آرایه گیت های قابل برنامه ریزی در حقیقت تصمیم گیری درباره مکان های فیزیکی و اتصالات درونی هر بلوک منطقی است که امروزه برای عملکرد مدار یک محدودیت بزرگی به شمار می رود.کیفیت مکان یابی بلوک های منطقی، عملکرد کلی مدار پیاده سازی شده را تعیین می کند. بهینه ساز باید در مورد بهترین تخصیص منابع به وظایف و با تکرار ارزیابی تابع هزینه برای چندین بار تصمیم گیری کند. در این مقاله، از الگوریتم بهینه سازی اجتماع ذرات تناوبی برای به حداقل رسانیدن طول سیم در آرایه گیت های برنامه پذیر همگن استفاده شده است. نتایج شبیه سازی نشان می دهد که روش پیشنهادی در این مقاله در عین سادگی، از عملکرد بهتری برخوردار است.

کلیدواژه ها:

آرایه گیت های برنامه پذیر ، FPGA ، مکان یابی ، الگوریتم اجتماع ذرات ، تناوبی ، کمینه سازی طول سیم ، طراحی VLSI

نویسندگان

احسان شریفیان

دپارتمان کامپیوتر،دانشکده فنی و مهندسی،دانشگاه آزاد اسلامی واحد تهران غرب،تهران،ایران

سیاوش خدام باشی

گروه کامپیوتر، واحد یادگار امام خمینی (ره)شهرری، دانشگاه آزاد اسلامی، تهران، ایران

پیمان بابایی

دپارتمان کامپیوتر،دانشکده فنی و مهندسی،دانشگاه آزاد اسلامی واحد تهران غرب،تهران،ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • S. H. Gerez, Algorithms for VLSI Design Automation. McGraw Hill, ...
  • S. D. Brown, R. J. Francis, J. Rose, Z. G. ...
  • Iztok Fister Jr., Xin-she Yang, Iztok Fister, Janez Brest, Dusan ...
  • E. Mariano, V. de Lima, A. Carlos Cavalcanti, L. dos ...
  • A. Benuel Sathish Raj , Y. Adline Jancy, K.M. Senthil ...
  • B. Premalatha, D. Divya, N. Abinaiya, S. Monisha, ،Particle Swarm ...
  • M. El-Abd , H. Hassan, M. Anis, Mo. S. Kamel, ...
  • T. Bali, M. Khosla, N. Anjum, ،Placement in FPGA using ...
  • Tzu-Hen Lin1, P. Banerjee, Yao-Wen Chang, ،0An Efficient and Effective ...
  • S. Shafaghi, F. Farokhi, R. S abbaghi -Nadooshan, ،New Ant ...
  • نمایش کامل مراجع