طراحی سلول جدید Full-Adder یک بیتی CMOS ولتاژ و توان پایین با استفاده از تکنیک GDI
محل انتشار: چهاردهمین کنفرانس مهندسی برق ایران
سال انتشار: 1385
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 4,516
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE14_282
تاریخ نمایه سازی: 25 تیر 1387
چکیده مقاله:
َPDP یک معیار سنجش مستقیم برای میزان مصرف انرژی در واحد چرخه عملیاتی مدارهای محاسباتی است. کاهش ولتاژ تغذیه سلول Full-Adder برای رسیدن به PDP پایین یک روش مناسب در سطوح بالای طراحی برای بهبود بازدهی توان با حفظ سرعت در مدارهای محاسباتی است. در این مقاله یک طراحی جدید از یک سلول Full-Adder توان پایین یک بیتی ارائه شده است. در این سلول از تکنیک GDI برای تولید توابع XOR و XNOR استفاده گردیده است. نتایج شبیه سازی که توسط نرم افزار HSPICE و بر پایه تکنولوژی 0/18μm CMOS انجام شده، نشان می دهد که این سلول در مقایسه با سایر سلول های Full-Adder دارای میزان توان مصرفی پایین و PDP پایین به خصوص در ولتاژهای زیر 1V می باشد.
کلیدواژه ها:
نویسندگان
علیرضا صابرکاری
دانشگاه علم و صنعت ایران، دانشکده مهندسی برق.
علی افضلی- کوشا
دانشگاه تهران، قطب نانو الکترونیک، دانشکده برق و کامپیوتر
شهریار برادران شکوهی
دانشگاه علم و صنعت ایران، دانشکده مهندسی برق.
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :